存儲系統
總的瀏覽
一.存儲器概述
首先(xian)扯一會無聊的概念
按計算機作用(層次)
- 主存(內存)：存放計算機運行期間所需的的程序和數據 【Cpu直接隨機進行訪問】
- 輔存(外存)：存放暫時不用的程序和數據及需要永久性保存的信息【需要調入主存才被Cpu訪問】
- cache：主存和Cpu之間
按存儲介質
- 磁表面存儲器(磁帶)
- 磁芯存儲器
- 半導體存儲器(MOS)
- 光存儲器(光盤)
按信息可保存性
斷(duan)電后 存儲信(xin)息是(shi)否消失
- 易失性存儲器：RAM
- 非易失性存儲器：ROM
按存取方式
- 隨機存儲器：RAM
- 只讀存儲器：ROM
- 串行訪問存儲器：順序存取(磁帶) 直接存取(磁盤 光盤)
多級層次存儲系統
核心：上一層(ceng)的存儲(chu)(chu)器(qi)作(zuo)為低一層(ceng)存儲(chu)(chu)器(qi)的高速緩存
cache和內(nei)存可以(yi)直(zhi)接和CPU交換信息
主存-cache 對所有程序員透明 解決速度問題
主存-輔存 對應用程序(xu)員透(tou)明(ming) 解決容量問題
然后看比較重要的東西
存儲器的性能指標
- 存儲容量
- 單位成本
- 存儲速度
主要計算為 存儲容量的計算 和 存儲速度計算
公式：
存儲容量=存儲字數 X 字長
如：MB=M X B(8bit位)
數據傳輸速率= 數據寬度/存取周期
(每秒傳送信息的位數) B/s bit/s
通常存取周期>存取時間 (兩者不相等概念)
看題看題：
某存儲器存取周期為250ns 每次讀出16位 存儲器的數據傳輸速率為多少
機器字長為32位 一個容量為16MB的存儲器 CPU按半字尋址 其可尋的單元數為
CD-ROM 光(guang)盤(pan)存儲器 采(cai)用串行存取 ROM和RAM都是隨機(ji)存取
二.主存
其實主(zhu)要就是ROM和RAM
ROM 只讀存儲器 非易失性
介紹幾個ROM
- MROM 掩模式只讀存儲器
- PROM 一次可編程只讀存儲器
- EPROM 可擦除可編程只讀存儲器
- Flash存儲器 (U盤 SD卡) V寫>V讀
- SSD 固態硬盤
大概沒啥可重要的 因為它是固定不變的
MDR(存儲器地址數據器)位數=數據線位數
MAR(存儲器地址寄存器)位數=地址線位數
地址線位數決定了主存地址空間的最大可尋址范圍
RAM 隨機存儲器 易失性
- SRAM(靜態隨機存儲器) cache 非破壞性讀出
- DRAM(動態隨機存儲器) 集成度高
當然靜態(tai)死的沒啥好研究的
1.DRAM需要刷新：
- 集中刷新：有死區
- 分散刷新：工作周期兩個(讀/寫) 無死區
- 異步刷新：死區分布性
DRAM：
刷新對CPU透明
刷新單位是行
地址引腳復用技術：地址引腳數減半
行數r 列數c 2的n次方=rxc
為減少刷新開銷 r<=c 行數較少
DRAM和SRAM區別
然后再介紹個多模塊存儲器
核心：利用空間并行技術
多體并(bing)行存(cun)儲器：每個(ge)模塊相同容(rong)量和(he)存(cun)取速度 獨立(li)又(you)可交(jiao)叉(cha)工作
上(shang)面扯太多概念 直接用題目來說(shuo)明這(zhe)內容的考點
某一SRAM芯片 容量1024x8位 地址引腳和數據引腳總數至少
注意是SRAM 如(ru)果是DRAM的話(hua) 就要采用地(di)址引腳復(fu)用技術
某一DRAM芯片 采用地址復用技術 容量為1024x8位 地址引腳和數據引腳總數至少
新一代DRAM芯片 地址線至少增加1根 則容量至少提高到原來的多少倍
一個內存條中有16個DRAM芯片 每個芯片中有4個位平面 每個位平面的存儲陣列為4096x4096列 則內存條總容量為多少
采用64Kx1位的DRAM芯片構成128Kx8位的存儲器 若采用異步刷新方式 每單元刷新間隔不超過2ms 則生成的刷新信號間隔時間為多少 若采用集中刷新方式 則刷新一遍最少用多少個讀寫周期
一個四體并行低位交叉存儲器 每個模塊的容量是64Kx32位 存取周期位200ns 總線周期為50ns 在200ns內 存儲器可以向CPU提供多少位二進制信息
一個(ge)存儲周期： 32x4=128位
2014 某容量256MB的存儲器由若干4Mx8位的DRAM芯片構成 該DRAM芯片的地址引腳和數據引腳總數
某計算機使用四體交叉編址存儲器 假定在存儲器總線上出現的主存地址序列為8005 8006 8007 8008 8001 8002 8003 8004 8000 可能發生訪存沖突的地址對是
2022 某(mou)內存(cun)條包含8個(ge)8192x8192x8位的DRAM芯(xin)(xin)片 按字節編址(zhi) 支持(chi)突發(fa)傳送(song)方式 對(dui)應(ying)存(cun)儲器總線寬度為64位 每個(ge)DRAM芯(xin)(xin)片內有一(yi)個(ge)行緩沖區
三.主存同CPU的連接
這內容同后面的外存(cun)簡單
所謂連接就是：主存和CPU之間通過數據總線 地址總線 控制總線連接
主(zhu)要(yao)的是主(zhu)存容量的擴展
- 位擴展法
- 字擴展法
- 字位擴展法
位擴展法：
系統數據線數>存儲芯片字長 需要增加存儲字長 擴展位
字擴展法：
系統地址線位數>存儲芯片地址線位數 擴展存儲子數量 擴展字
字位同時擴展法：
既擴展位 同時擴展字
隨后(hou)來介紹下實物模擬圖
首先需要弄清幾個東西
具體是個怎樣的如下：
我不畫了 全文字敘述：
會有一個譯碼器 連接兩個地址線 解析成四個 如傳過來01 則對應十進制數 1
然后取(qu)反(fan)變成0 CS上面(mian)有橫線 低電平(ping)有效 傳遞(di)給2號
上述采用的就是線選法：片選地址線每次尋址時只能有一位有效
其他實(shi)在(zai)沒啥好(hao)總結的 涉及不到考察內容(rong) 所以直接看題來理解
用存儲容量位16Kx1位的存儲器芯片來組成一個64Kx8位的存儲器 則在字方向和位方向分別擴展了多少倍
某計算機字長位16位 存儲器容量為256KB CPU按字尋址 其尋址范圍是
地址線的位數決定了最大可尋址范圍
CPU地址總線24根 數據總線32根 用512Kx8位的RAM芯片構成該機的主存儲器 則該主存最多需要多少片這樣的存儲芯片
地址總線A0(高位)-A15(低位) 用4Kx4位的存儲芯片組成16KB存儲器 則生成片選信號的譯碼器的輸入地址線應該是
這道題不能糊弄 首(shou)先(xian)確定地址線(xian)數(shu) 低位(wei)開始數(shu)夠接入(ru)(ru)芯片 然后(hou)看需要幾個這樣的存儲芯片 2個輸入(ru)(ru)就能產(chan)生(sheng)2的2次(ci)方 4個信號
內存按字節編址 地址從90000H到CFFFFH 若用存儲容量為16Kx8位的芯片構成該內存 至少需要的芯片數是多少
接(jie)下來都是類型題 先求(qiu)出(chu)地址線數 默認(ren)數據(ju)線為8位 然后(hou)知道內存多大 然后(hou)再去除(chu)
若片選地址為111 選定某一32Kx16位的存儲芯片工作 則該芯片在存儲器中的首末地址分別是
四.外存
主(zhu)要(yao)考(kao)察為(wei)磁盤(pan)的(de)傳輸速(su)率還有存取時間的(de)計算
磁盤存儲器
傳統的機械硬盤屬于磁盤存儲器
特點就是價格便宜 存儲容量大 缺點就是速度問題
磁盤容量：
非格式化容量(磁記錄表面可利用的磁化單元總數) =記錄面數x柱面數x每條磁道的磁化單元數
格式化容量(按照某種特定的記錄格式所能存儲信息的總量) =記錄面數x柱面數x每道扇區數x每個扇區的容量
數據傳輸速率：
單位時間內傳送數據的字節數
D=rN r：磁盤轉數r轉/秒 每條磁道容量N字節
存取時間：
尋道時間+旋轉延遲時間+傳輸時間
磁盤陣列：
RAID(獨立冗余磁盤陣列)將多個獨立的物理磁盤組成一個獨立的邏輯盤
總之(zhi)其使用多個磁盤 提(ti)高了傳輸(shu)速率 通(tong)過(guo)鏡像功能(neng)(neng)提(ti)高了安(an)全可靠性 通(tong)過(guo)數據校驗 提(ti)供容(rong)錯(cuo)能(neng)(neng)力
固態硬盤(SSD)
核心：基于閃存技術
如圖現在大多采用SSD 最佳特點就是速度快 缺點則是價格成本高 隨機寫慢
看題：
若磁盤的轉速提高一倍(bei)(bei) 存取(qu)速度(du)不一定(ding)提高一倍(bei)(bei) 取(qu)決于所有步(bu)驟總共
以一條磁道為研究對象 求一條磁道容量/磁道訪問所需時間
注意傳輸(shu)速率以十進制(zhi)計算(suan) 所以上述MB=1000KB 還有就(jiu)是(shi)平均旋(xuan)轉延遲 需要除以2
五.Cache(高速緩沖存儲器)
我理解的(de)(de)一(yi)句話：就是(shi)介于(yu)主存(cun)和cpu之間的(de)(de)一(yi)個東西 然后把常(chang)用(yong)的(de)(de)放在cache中(zhong) cpu直接(jie)調用(yong)cache 而不再去主存(cun)調用(yong) 提高速率
原理：程序訪問的局部性 時間局部性和空間局部性
時間局部性：一個內存位置被重復引用
空間局部性：一個內存位置被引用 附件的位置很快也被引用
如：
比如i j k被重復引用所以具有時間局部性
而為了有更好的空間局部性 則代碼中數組sum應該這樣
有點腦子(zi)應該能看懂(dong)
CPU與Cache之間數據交換以字為單位
Cache與主存之間的數據交換以Cache塊為單位
N1：cache總命中次數
N2：訪問主存總次數
t1：命中cache訪問時間
t2：缺失訪問時間 (t1+訪問主存時間)
命中率：H=N1/(N1+N2)
平均訪問時間：T=Ht1+(1-H)t2
利(li)用(yong)上述(shu)公式求解H
解決上述問題需要了解 cache之所以強大 使用為有大量堆積緩存
容量越大 則速度越快 這就是amd的x3d芯片打網游厲害的原因 當然cache容量決定價格高
以第二級為即(ji) 1-10/1000
cache和主存的映射方式
灰常重要！！！
1.直接映射
主存(cun)每(mei)一塊(kuai)裝入Cache唯一位置 若比如兩個映射同一個位置 則(ze)產生塊(kuai)沖(chong)突 第(di)一個塊(kuai)被替(ti)(ti)換出去 無須使用替(ti)(ti)換算法
35301H轉換成二(er)進制(zhi)后 行號從前面(mian)去除6位(wei) 塊內地址(zhi)后面(mian)去除5位(wei) 剩下(xia)轉換成十進制(zhi)得(de)到Tag
2.全相聯映射
采用替換算法
每一塊可以轉入cache的任何位置
不(bu)(bu)常(chang)用(yong) 缺點是時間開(kai)銷和硬(ying)件開(kai)銷大(da) 不(bu)(bu)適合(he)大(da)容(rong)量Cache
3.組相聯映射
是直接映射和全相聯映射的折中方案
Cache主存塊的替換算法
- 隨機算法
- 先進先出算法
- LRU(近期最少使用算法)
前兩種簡單 一筆帶過 比如 主存訪問序列{1，2，3，4，5} 四個cache塊
重點看LRU算法
它設置了一個計數器 用來記錄使用情況
變化規則：
1.命中時 行計數器清零 其他低的計數器+1
2.未命中且有空閑行時 新裝入行計數器置0 其余非空閑行+1
3.未命中且無空閑行 計數值3行被替換 新裝入計數器置0 其余+1
例如：主存訪問序列{1，2，3，4，1，2，5} 四個cache塊
Cache一致性問題
cache內容修改 主存中保持一致
一張圖搞定
題目：
一般+1+1+1
一個有效位必須有
一個替換位 若采用回寫法不需要
一個臟位(修改(gai)位) 采用(yong)回寫法使用(yong)
六.虛擬存儲器
主存和輔存共同構成了虛擬存儲器
對于應用程序員 虛擬存儲器透明
對于所有程序員 主存-cache透明
地址空間統一編址
原理：局部性原理(在程序執行過程中 程序對主存訪問是不均勻的)
處理一致性問題 采用回寫法
重點兩個東西
- 頁式虛擬存儲器
- 段式虛擬存儲器
考察主要(yao)頁式虛擬存(cun)儲器
缺頁：操作系統缺頁異常處理程序解決
地址轉換：由操作系統完成
邏輯空間(虛擬)>物理空間(實際)
TLB(快表)
用SRAM實現 工作原理類似cache
至(zhi)于段(duan)頁式虛擬存儲器 仍然以頁為(wei)基(ji)本單位(wei) 綜合兩種折中(zhong)
看題：
關于MMU參考deepseek
第三章到此結束！